Новости про микросхемы

Мы все считаем, что уменьшение техпроцесса приводит к росту плотности транзисторов на пластине за счёт того, что ключевые элементы становятся всё меньших размеров. Однако Вон заявил, что современные схемы наименования техпроцессов не имеют отношения к технологическим решениям, реализованным в микросхемах. Он отмечает, что это лишь брендинг.

«Раньше было так, что технологический узел, величина узла, что-то означала, как-то выражалась технологически на пластине. Сегодня эти значения — просто числа. Они как модели автомобилей. Как BMW пятой серии, или Mazda 6. Не имеет значения, что значат эти числа, это просто цель для следующей технологии, имя для неё. Так что давайте не путать наименования узлов с тем, что эта технология на самом деле предлагает».

Микросхема Cerebras Wafer Scale Engine содержит 1,2 триллиона транзисторов, и содержит необходимые электронные выключатели, которые формируют блоки кремниевого чипа. Для сравнения, в 1971 году компания Intel создала первый процессор 4004, который содержал 2300 транзисторов. А свежие процессоры от AMD содержат до 32 миллиардов транзисторов. Площадь представленной микросхемы составляет 42 225 квадратных миллиметров.

Разработчики отмечают, что чип может обслуживать комплекс систем с искусственным интеллектом в различных сферах, от беспилотных автомобилей до средств видеонаблюдения.

Процессор Cerebras содержит 400 000 ядер. Все они связаны друг с другом высокопроизводительной шиной. Компания уверена, что, благодаря ему, она сможет решать сложные задачи машинного обучения с меньшими задержками и меньшим энергопотреблением, чем существующие решения. Скорость обработки данных сократится с нескольких месяцев до минут.

Чтобы создать такой чип фирме пришлось «преодолеть десятилетние технические ограничения», которые ограничивали размер чипов.

Новая микросхема уже поставляется небольшому числу клиентов.

На замену 7 нм процессу придёт 5 нм, а затем — 3 нм. Эти технологии уже активно разрабатываются как TSMC, так и Samsung. Но то, что тайваньская компания уже готовится к 2 нм поколению — просто удивительно.

Жуан Зишоу, старший директор TSMC, пояснил тайваньским СМИ, что новый 2 нм завод будет находится вместе с другими заводами будущих поколений в тайваньском Синьчжу. В этом городе расположен гигантский научный парк, в котором расположены 400 технологических компаний, включая TSMC.

Компания рассчитывает, что новый завод начнёт выпуск продукции к 2024 году.

По имеющимся данным, по новой технологии компания начнёт производить новое поколение флагманских SoC HiSilicon. Эта серия чипов Kirin 985 будет выпущена по 7 нм нормам с применением экстремальной ультрафиолетовой литографии. В TSMC называют этот процесс N7+.

В дополнение TSMC готовит усовершенствованную версию этого процесса, которая будет использована для выпуска процессоров A13, запланированных Apple для iPhone этого года. Этот процесс, названный N7 Pro, будет готов к массовому производству к концу II квартала.

Что касается 5 нм технологии, то первые микросхемы по этим нормам должны быть изготовлены компанией также в текущем году.

Новая 5 нм технология от TSMC будет выпущена со вторым поколением технологии экстремальной ультрафиолетовой литографии и глубокой ультрафиолетовой литографии. По этой технологии будут изготавливаться SoC нового поколения, устройства 5G и искусственного интеллекта, а также средства высокопроизводительных вычислений.

Согласно ранним прогнозам, переход на 5 нм позволит TSMC изготавливать ядра ARM Cortex-A72 в 1,8 раза плотнее, чем по 7 нм нормам, а также на 15% увеличить частоту.

Компания отмечает, что её новый техпроцесс будет готов к 2020 году, и это случится раньше, чем Intel сможет наладить выпуск 7 нм чипов. Первыми SoC, изготовленными по 5 нм нормам должны стать процессоры для iPhone.

Два года назад поступления Intel составили 61,7 миллиарда долларов, в то время как компания Samsung получила 65,9 миллиардов. В прошлом году поступления заметно возросли для обеих фирм. Так, Intel получила 69,9 миллиарда, а Samsung — 78,5 миллиарда.

Однако в текущем году аналитики из IC Insights прогнозируют другую картину. Доход Intel от продажи полупроводниковой продукции продолжит расти и достигнет 70,6 миллиардов долларов. В то же время Samsung резко потеряет доход до 63,1 миллиарда. Столь значительный спад связывают с 24% снижением рынка памяти, который потянет за собой весь рынок полупроводниковой продукции вниз на 7%. Таким образом, общемировой рынок полупроводников составит 468,9 миллиарда долларов, тогда как в 2018 году он достиг 504,1 миллиарда.

В своём отчёте аналитики обратили внимание только на двух лидеров, однако отметили, что из-за спада рынка DRAM и NAND, 20% снижение продаж ожидает такие компании, как Micron, SK Hynix и Toshiba.

По данным тайваньских СМИ, компания TSMC остановила производство микросхем после получения импортных химикатов, которые оказались не такими чистыми, как должны быть для производства полупроводников. Это привело к «отравлению» пластин и неработоспособности отпечатанных микросхем.

Некоторые обозреватели сообщили, что компании пришлось приостановить производство по 16 нм и 14 нм процессам, которые используются NVIDIA и MediaTek в производстве GPU и AMD в заказных APU для Sony и Xbox.

Однако в TSMC сообщили следующее: «19 января TSMC выявила проблемы в отпечатках 12/16-нанометровой продукции на заводе Fab 14B. После расследования TSMC установила, что проблема была вызвана поставкой фоторезистентного материала. Эта поставка осуществлялась производителем с многолетним опытом и хорошей историей поставок на TSMC. Однако он поставил материалы, которые были заметно худшего качества, чем в предыдущих случаях».

После выявления проблемы компания прекратила производство и уведомила о ней всех заказчиков, кого это затронуло. Производитель предложил план по замене некачественных пластин.

«Учитывая нашу текущую загрузку мощностей на 12/16-нанометровой технологии, мы ожидаем, что большинство пластин может быть переделано в первом квартале 2019 года, а все оставшиеся могут быть переделаны во втором квартале».

Сообщается, что «отравленными» оказались порядка 10 000 пластин, однако реальный масштаб произошедшего ещё будет уточняться.

Всё это может плохо сказаться на поставках GPU для NVIDIA, в то же время GPU для Radeon VIII производится по 7 нм процессу, а значит, производству этой видеокарты ничего не угрожает.

Данный метод позволяет размещать наноматериалы в предопределённой позиции без химического травления. В журнале Nature Communications исследователи IBM впервые описали применение электризованного графена для размещения элементов с точностью 97%. Данная публикация является результатом работы по программе под названием «7 нм и далее», которая началась четыре года назад.

Менеджер IBM Research-Brazil Матиас Штайнер заявил, что данный «метод пригоден для широкого спектра наноматериалов» и позволяет внедрять «интегрированные устройства с функционалом, который предоставляет уникальные физические свойства наноматериалов».

К примеру, можно интегрировать оптический датчик и эмиттер с определёнными волновыми свойствами, а при необходимости изменения свойств достаточно лишь заменить этот материал. Таким образом, будут изменены спектральные свойства оптоэлектрического устройства без изменения техпроцесса.

Дальнейшее развитие метода позволит собирать различные наноматериалы в разных местах, проводить процессы в несколько проходов и создавать интегральные чипы со встроенными световыми детекторами в различных окнах детекции одновременно.

В ходе встречи с акционерами исполнительный директор Intel Брайан Крзанич в своём докладе коснулся и этой темы. Он заявил, что проблемы с 10 нм привели к тому, что AMD смогла вырваться в технологическом плане вперёд, однако переход на 7 нм не вызовет трудностей, поскольку это совершенно новая технология производства, к тому же компания поставит себе менее амбициозные цели.

«7 нанометров будет первым переходом к литографическим инструментам, которые затем откроют нам возможность к печати элементов намного, намного мельче, и намного проще. Так что это первый шаг, отделяющий 10 и 7 нанометров. Ещё одна вещь… из-за которой мы не сделали 10 нанометров, связана с намного более агрессивным фактором масштабирования. Вместо наших типичных 2,4, промышленность применяет масштабирование в 1,5 и 2 раза», — заявил Крзанич. Он уточнил, что переход на 10 нм должен привести к масштабированию в 2,7 раза, а это очень сильно осложняет задачу.

Сбудутся ли обещания, данные директором своим акционерам, мы узнаем только через пару-тройку лет.

Современные микросхемы очень сложно уменьшать, поэтому переход на более тонкие техпроцессы занимает много времени. Однако промышленность требует увеличения числа транзисторов в чипе, и в TSMC придумали как удвоить их количество, применив стеки. Многослойные конструкции давно используются в микросхемах памяти, но только теперь TSMC стала готова предложить эту технологию для всех типов чипов.

Технология, созданная в партнёрстве с Cadence Design Systems, основана на существующих техниках чип-на-пластине-на подложке (Chip-on-Wafer-on-Substrate — CoWoS) и интегрированного разветвления (Integrated Fan-Out — InFO). По сути, технология WoW заключается в изготовлении двух обычных пластин микросхем, которые производятся перевёрнутыми, так, что сверху и снизу оказывается подложка. Затем традиционные пластины связываются сквозными проводниками по технологии through-silicon via (TSV), образуя пакеты.

Кроме технологии WoW в компании также подтвердили, что в этом году она будет готова выпустить усовершенствованный 7 нм процесс, в то время как 7 нм технология первого поколения будет доступна для массового производства. В следующем же году TSMC готовится выпустить 5 нм микросхемы.