Новости про микросхемы и производство

Достаточно вспомнить Global Foundries, которая несмотря на большие контракты AMD не смогла удержаться на плаву. Да и Intel, имея огромную финансовую поддержку, никак не может начать выпуск по 10 нм нормам.

Новым неудачником отрасли стала китайская компания Wuhan Hongxin Semiconductor Manufacturing Company, сокращённо, HSMC. Несмотря на все попытки переманивания специалистов и гигантской финансовой поддержке правительства, завод, стоимостью 20 миллиардов долларов, остановил работу из-за нехватки средств.

В 2017 году предприятие HSMC, расположенное в Ухане, планировало в 2019/2020 годах начать производство микросхем по нормам 14 нм и 7 нм. Для этого завод получил 20 миллиардов долларов, а затем ещё несколько циклов инвестиций. Но это не спасло его. Бывший исполнительный директор HSMC Чан Шан-Йи, который раньше работал директором по науке и исследованиям в TSMC, заявил, что «у инвесторов кончились деньги».

Сейчас на завод введена временная правительственная администрация, и его будущее остаётся неопределённым.

Обе китайские компании щедро финансируются правительством Китая и пытаются реализовать амбициозный план по полной независимости индустрии аппаратного обеспечения к 2025 году. Обе компании появились в 2017 году и начали нанимать специалистов и директорат, работавший в полупроводниковой индустрии. Фирмы начали разработку технологии производства FinFET по 14 нм классу, которая будет применяться для выпуска широкого спектра продукции, включая SoC, ASIC, коммуникационные чипы и накопители.

Журналисты отмечают, что за последнее время Тайвань потерял более 3000 инженеров в области полупроводников, которые перешли в различные стартапы и предприятия на большой земле. И хотя в TSMC выразили «крайнюю обеспокоенность» переезду талантов в Китай, компания не видит в этом угрозы на ближайшее время. При этом отмечается необходимость национальной стратегии по удержанию специалистов предложением лучшей оплаты, чем у конкурентов.

Компания уверяет, что она сумела создать «первую в индустрии работоспособную 3D-SRAM-логику по 7 нм технологии и более новой». Для построения такой микросхемы применяются сквозные межслойные связи Through-Silicon Via (TSV), которые обеспечивают надёжное соединение даже в случае применения процесса EUV. Однако, что боле важно, технология X-Cube обеспечивает «значительный прорыв в скорости и энергоэффективности».

При построении тестового чипа инженеры Samsung изготовили логическое ядро с расположенным поверх пакетом SRAM. Соединение осуществлялось посредством TSV, технологии, ранее зарекомендовавшей себя в микросхемах памяти, позволяющей сократить дистанцию прохождения сигнала и уменьшающую размеры интегральной схемы.

По словам Samsung, X-Cube доступен для партнёров по технологиям производства 7 нм и 5 нм. В компании надеются, что представленная технология сможет привлечь больше контрактных заказчиков.

Мы все считаем, что уменьшение техпроцесса приводит к росту плотности транзисторов на пластине за счёт того, что ключевые элементы становятся всё меньших размеров. Однако Вон заявил, что современные схемы наименования техпроцессов не имеют отношения к технологическим решениям, реализованным в микросхемах. Он отмечает, что это лишь брендинг.

«Раньше было так, что технологический узел, величина узла, что-то означала, как-то выражалась технологически на пластине. Сегодня эти значения — просто числа. Они как модели автомобилей. Как BMW пятой серии, или Mazda 6. Не имеет значения, что значат эти числа, это просто цель для следующей технологии, имя для неё. Так что давайте не путать наименования узлов с тем, что эта технология на самом деле предлагает».

На замену 7 нм процессу придёт 5 нм, а затем — 3 нм. Эти технологии уже активно разрабатываются как TSMC, так и Samsung. Но то, что тайваньская компания уже готовится к 2 нм поколению — просто удивительно.

Жуан Зишоу, старший директор TSMC, пояснил тайваньским СМИ, что новый 2 нм завод будет находится вместе с другими заводами будущих поколений в тайваньском Синьчжу. В этом городе расположен гигантский научный парк, в котором расположены 400 технологических компаний, включая TSMC.

Компания рассчитывает, что новый завод начнёт выпуск продукции к 2024 году.

Два года назад поступления Intel составили 61,7 миллиарда долларов, в то время как компания Samsung получила 65,9 миллиардов. В прошлом году поступления заметно возросли для обеих фирм. Так, Intel получила 69,9 миллиарда, а Samsung — 78,5 миллиарда.

Однако в текущем году аналитики из IC Insights прогнозируют другую картину. Доход Intel от продажи полупроводниковой продукции продолжит расти и достигнет 70,6 миллиардов долларов. В то же время Samsung резко потеряет доход до 63,1 миллиарда. Столь значительный спад связывают с 24% снижением рынка памяти, который потянет за собой весь рынок полупроводниковой продукции вниз на 7%. Таким образом, общемировой рынок полупроводников составит 468,9 миллиарда долларов, тогда как в 2018 году он достиг 504,1 миллиарда.

В своём отчёте аналитики обратили внимание только на двух лидеров, однако отметили, что из-за спада рынка DRAM и NAND, 20% снижение продаж ожидает такие компании, как Micron, SK Hynix и Toshiba.

Данный метод позволяет размещать наноматериалы в предопределённой позиции без химического травления. В журнале Nature Communications исследователи IBM впервые описали применение электризованного графена для размещения элементов с точностью 97%. Данная публикация является результатом работы по программе под названием «7 нм и далее», которая началась четыре года назад.

Менеджер IBM Research-Brazil Матиас Штайнер заявил, что данный «метод пригоден для широкого спектра наноматериалов» и позволяет внедрять «интегрированные устройства с функционалом, который предоставляет уникальные физические свойства наноматериалов».

К примеру, можно интегрировать оптический датчик и эмиттер с определёнными волновыми свойствами, а при необходимости изменения свойств достаточно лишь заменить этот материал. Таким образом, будут изменены спектральные свойства оптоэлектрического устройства без изменения техпроцесса.

Дальнейшее развитие метода позволит собирать различные наноматериалы в разных местах, проводить процессы в несколько проходов и создавать интегральные чипы со встроенными световыми детекторами в различных окнах детекции одновременно.

В ходе встречи с акционерами исполнительный директор Intel Брайан Крзанич в своём докладе коснулся и этой темы. Он заявил, что проблемы с 10 нм привели к тому, что AMD смогла вырваться в технологическом плане вперёд, однако переход на 7 нм не вызовет трудностей, поскольку это совершенно новая технология производства, к тому же компания поставит себе менее амбициозные цели.

«7 нанометров будет первым переходом к литографическим инструментам, которые затем откроют нам возможность к печати элементов намного, намного мельче, и намного проще. Так что это первый шаг, отделяющий 10 и 7 нанометров. Ещё одна вещь… из-за которой мы не сделали 10 нанометров, связана с намного более агрессивным фактором масштабирования. Вместо наших типичных 2,4, промышленность применяет масштабирование в 1,5 и 2 раза», — заявил Крзанич. Он уточнил, что переход на 10 нм должен привести к масштабированию в 2,7 раза, а это очень сильно осложняет задачу.

Сбудутся ли обещания, данные директором своим акционерам, мы узнаем только через пару-тройку лет.

Современные микросхемы очень сложно уменьшать, поэтому переход на более тонкие техпроцессы занимает много времени. Однако промышленность требует увеличения числа транзисторов в чипе, и в TSMC придумали как удвоить их количество, применив стеки. Многослойные конструкции давно используются в микросхемах памяти, но только теперь TSMC стала готова предложить эту технологию для всех типов чипов.

Технология, созданная в партнёрстве с Cadence Design Systems, основана на существующих техниках чип-на-пластине-на подложке (Chip-on-Wafer-on-Substrate — CoWoS) и интегрированного разветвления (Integrated Fan-Out — InFO). По сути, технология WoW заключается в изготовлении двух обычных пластин микросхем, которые производятся перевёрнутыми, так, что сверху и снизу оказывается подложка. Затем традиционные пластины связываются сквозными проводниками по технологии through-silicon via (TSV), образуя пакеты.

Кроме технологии WoW в компании также подтвердили, что в этом году она будет готова выпустить усовершенствованный 7 нм процесс, в то время как 7 нм технология первого поколения будет доступна для массового производства. В следующем же году TSMC готовится выпустить 5 нм микросхемы.

Конечно, инженеры видят способы уменьшения транзисторов до 5 нм, 3 нм и даже 2 нм, но некоторые сомневаются в коммерческой эффективности этих переходов. Пока об этом говорить слишком рано, но повышение сложности и рост затрат на всё уменьшающиеся чипы может означать, что даже 5 нм процесс окажется экономически нецелесообразным.

«Прирост производительности в 16%, полученный при переходе на 10 нм, теряется при переходе на 7 нм по причине сопротивления в металлических дорожках. Энергосбережение, возросшее на 30% при 10 нм, при переходе на 7 нм возрастёт на 10—20%, а площадь кристалла, уменьшившаяся на 37% при 10 нм сократится на 20—30% с переходом на 7 нм», — заявил Пол Пензес, старший директор технологической команды Qualcomm.

«Площадь по-прежнему уменьшается на хорошую двухзначную величину, но скрытые затраты возрастают, означая, что реальные преимущества в стоимости и прочие улучшения начинают снижаться… И не ясно, что останется на 5 нм», — добавил Пензес, допустив, что 5 нм процесс может стать единственным улучшением после 7 нм.