Когда остановится масштабирование SRAM или кэш в техпроцессе TSMC 3 нм
Как известно, компания TSMC начала производство микросхем по 3 нм нормам. Этот техпроцесс включает все последние достижения науки, однако он же стал предвестником больших проблем дальнейшего развития.
Дело в том, что по данным самой TSMC, плотность кэш-памяти SRAM в новой технологии 3NE будет точно такой же, как и у 5 нм предшественника.
Более совершенная версия 3NB является более нишевой, и она уже будет иметь некоторое масштабирование SRAM, правда, всего на 5% по сравнению с 5 нм. При этом транзисторы в ядрах будут уменьшены в традиционные 1,6—1,7 раза, хотя этот процесс весьма сложен и эти цифры говорят о Законе Мура весьма приближённо.
Проблема заключается в том, что уменьшить размер процессора, не уменьшая физический размер кэша — невозможно. Процессор настолько большой, насколько большой у него кэш. Место на кристалле, занятое кэшем, не может быть использовано под размещение логики, а учитывая рост числа логических транзисторов производителям микросхем нужно продолжать наращивать размер кэша, чтобы избежать узкого места, связанного с памятью.
И размер транзисторов, с каждым производственным поколением, продолжает сокращаться, а вот компенсировать увеличение кэша за счёт уменьшения SRAM — не удаётся. И именно этот процесс может стать началом конца Закона Мура.