Новости про 5 нм, TSMC и микросхемы

Крупнейшие клиенты TSMC сокращают заказы

Десяток крупнейших клиентов TSMC начали сокращать свои заказы на производство процессоров, что свидетельствует о проблемах на рынке полупроводников.

Крупнейший производитель микросхем, TSMC, в ближайшее время сократит производство процессоров хай-энд класса. Причиной этому стал экономический спад, накрывающий планету. По данным DigiTimes в 2023 году десять крупнейших заказчиков сокращают заказы, что негативно скажется и на доходах и самой TSMC. Как известно, в конце декабря компания начала массовое производство микросхем по 3 нм нормам. Первоначальный спрос на него был велик, однако теперь интерес к нему снижается.

При этом спрос на 4/5 нм производство остаётся весьма высоким, а процессы 6 нм и 7 нм будут использованы намного меньше, загрузка оборудования составит порядка 50%. Объяснение этому весьма простое: на фоне мирового финансового кризиса люди вряд ли будут покупать новые гаджеты хай-энд уровня, что даёт дополнительный смысл для продолжения использования технологии нынешнего поколения с размерами элементов 4-5 нм.

В свою очередь, это приведёт к сокращению поступления финансов к TSMC и сложностям с инвестициями в дальнейшее развитие технологии.

TSMC должна удвоить производство по 5 нм нормам

Расчётная производительность микросхем на заводах TSMC по технологии 5 нм составляет около 55 000 — 60 000 блинов в месяц. Крупнейшим заказчиком на технологию N5 является Apple, по которой она производит новейшие чипы для iPhone (A14 Bionic), а также SoC, такие как M1.

Однако позднее в этом году Apple представит новый iPhone, возможно и появление новых SoC для компьютеров. Также этим процессом хотят воспользоваться AMD и Qualcomm, у которых также будут объёмные заказы. Всё это вынуждает TSMC подготовиться.

Завод Fab 18 от TSMC

Китайская аналитическая компания China Renaissance Securities сделала прогноз, согласно которому тайваньский производитель удвоит свои мощности по технологии N5 и родственным (включая N5, N5P и N4) до 120 000 блинов в месяц. В отчёте сообщается, что большая часть капитальных затрат TSMC в этом году была направлена на подготовку для масштабирования производства.

Следующим техпроцессом TSMC, который будет использоваться длительное время, станет N3. Рисковое производство по этой технологии должно начаться уже в этом году. Массовое же производство по этой технологии стоит ожидать лишь во второй половине 2022 года. Вполне возможно, что Apple сможет использовать технологию TSMC N3 для выпуска процессоров для iPhone 14.

Первые 5 нм чипы достигают 80% годности

Компания TSMC продолжает хвастаться успехами по внедрению нового техпроцесса с размерами элементов в 5 нм.

Недавно она сообщала, что качество производства новых микросхем отличное, и что уже в первой половине 2020 года нас ждёт массовое производство процессоров по 5 нм нормам.

Теперь же компания сообщила, что рисковое производство микросхем SRAM по 5 нм нормам достигает 80% качества. Безусловно, это очень маленькие микросхемы. Полноразмерные микропроцессоры намного крупнее, а потому выход годной продукции будет намного ниже. Сайт AnandTech подсчитал, что при производстве микросхем площадью 100 мм2, выпуск годной продукции будет находиться на уровне 32%, что весьма неплохо, поскольку 5 нм технология находится лишь в середине рискового производства.

Распределение годных и негодных ядер в микросхемах малого размера
Распределение годных и негодных ядер в микросхемах большого размера

Эта технология будет использовать пятое поколение FinFET, а также EUV с более чем десятью слоями. Процесс N5 унаследует все правила конструирования из технологии TSMC N7, так что клиентам будет несложно провести миграцию.

TSMC готовит 7 нм EUV производство на этот квартал

Сайт DigiTimes сообщает, что компания TSMC близка к началу производства продукции по 7 нм EUV технологии. Источником информации выступил китайский ресурс Commercial Times.

По имеющимся данным, по новой технологии компания начнёт производить новое поколение флагманских SoC HiSilicon. Эта серия чипов Kirin 985 будет выпущена по 7 нм нормам с применением экстремальной ультрафиолетовой литографии. В TSMC называют этот процесс N7+.

В дополнение TSMC готовит усовершенствованную версию этого процесса, которая будет использована для выпуска процессоров A13, запланированных Apple для iPhone этого года. Этот процесс, названный N7 Pro, будет готов к массовому производству к концу II квартала.

Что касается 5 нм технологии, то первые микросхемы по этим нормам должны быть изготовлены компанией также в текущем году.

TSMC делает успехи в 5 нм технологии

Мир пятинанометровых устройств стал чуточку ближе благодаря компании TSMC, которая заявила об окончании разработки соответствующей инфраструктуры.

Новая 5 нм технология от TSMC будет выпущена со вторым поколением технологии экстремальной ультрафиолетовой литографии и глубокой ультрафиолетовой литографии. По этой технологии будут изготавливаться SoC нового поколения, устройства 5G и искусственного интеллекта, а также средства высокопроизводительных вычислений.

TSMC

Согласно ранним прогнозам, переход на 5 нм позволит TSMC изготавливать ядра ARM Cortex-A72 в 1,8 раза плотнее, чем по 7 нм нормам, а также на 15% увеличить частоту.

Компания отмечает, что её новый техпроцесс будет готов к 2020 году, и это случится раньше, чем Intel сможет наладить выпуск 7 нм чипов. Первыми SoC, изготовленными по 5 нм нормам должны стать процессоры для iPhone.

TSMC представила технологию производства микросхем WoW 3D

Taiwan Semiconductor анонсировала внедрение технологии производства объёмных стековых чипов. Эта технология была названа пластина-на-пластине (Wafer-on-Wafer, или WoW). Также компания пообещала готовность 7 нм+ процесса в этом году и 5 нм процесса в следующем.

Современные микросхемы очень сложно уменьшать, поэтому переход на более тонкие техпроцессы занимает много времени. Однако промышленность требует увеличения числа транзисторов в чипе, и в TSMC придумали как удвоить их количество, применив стеки. Многослойные конструкции давно используются в микросхемах памяти, но только теперь TSMC стала готова предложить эту технологию для всех типов чипов.

Пластина микросхем

Технология, созданная в партнёрстве с Cadence Design Systems, основана на существующих техниках чип-на-пластине-на подложке (Chip-on-Wafer-on-Substrate — CoWoS) и интегрированного разветвления (Integrated Fan-Out — InFO). По сути, технология WoW заключается в изготовлении двух обычных пластин микросхем, которые производятся перевёрнутыми, так, что сверху и снизу оказывается подложка. Затем традиционные пластины связываются сквозными проводниками по технологии through-silicon via (TSV), образуя пакеты.

Структура чипов TSMC WoW

Кроме технологии WoW в компании также подтвердили, что в этом году она будет готова выпустить усовершенствованный 7 нм процесс, в то время как 7 нм технология первого поколения будет доступна для массового производства. В следующем же году TSMC готовится выпустить 5 нм микросхемы.