Новости про 5 нм и EUV

Недавно она сообщала, что качество производства новых микросхем отличное, и что уже в первой половине 2020 года нас ждёт массовое производство процессоров по 5 нм нормам.

Теперь же компания сообщила, что рисковое производство микросхем SRAM по 5 нм нормам достигает 80% качества. Безусловно, это очень маленькие микросхемы. Полноразмерные микропроцессоры намного крупнее, а потому выход годной продукции будет намного ниже. Сайт AnandTech подсчитал, что при производстве микросхем площадью 100 мм2, выпуск годной продукции будет находиться на уровне 32%, что весьма неплохо, поскольку 5 нм технология находится лишь в середине рискового производства.

Эта технология будет использовать пятое поколение FinFET, а также EUV с более чем десятью слоями. Процесс N5 унаследует все правила конструирования из технологии TSMC N7, так что клиентам будет несложно провести миграцию.

По имеющимся данным, по новой технологии компания начнёт производить новое поколение флагманских SoC HiSilicon. Эта серия чипов Kirin 985 будет выпущена по 7 нм нормам с применением экстремальной ультрафиолетовой литографии. В TSMC называют этот процесс N7+.

В дополнение TSMC готовит усовершенствованную версию этого процесса, которая будет использована для выпуска процессоров A13, запланированных Apple для iPhone этого года. Этот процесс, названный N7 Pro, будет готов к массовому производству к концу II квартала.

Что касается 5 нм технологии, то первые микросхемы по этим нормам должны быть изготовлены компанией также в текущем году.

Наибольшей проблемой, с которой столкнутся инженеры, являются случайные дефекты, которые возникают в чипах, выпущенных по технологии 5 нм EUV. Эти дефекты включают тонкие разломы и связки, такие как утолщение линий, что приводит к образованию несовершенных разрывов или замыканий двух линий или контактов изоляторов. Эти изъяны невероятно трудно искать, и в настоящее время нет чёткого решения по их исправлению.

Ян Бороводски, бывший специалист по литографии Intel, предсказывал, что инженеры смогут создавать 5 нм и 3 нм устройства с использованием 2—3 проходов EUV. Однако растущее количество дефектов в чипах будут подталкивать инженеров к новой, толерантной к дефектам архитектуре, такой как нейронные сети.

По его мнению, 5 нм процесс будет коммерчески готов лишь в 2020 году, что вызвано большим количеством брака. Производители оборудования для EUV смогут создать машины для печати микросхем нового поколения, исключающего образование дефектов, лишь в 2024 году.