Новости про производство и технологии

Intel хочет внедрить 1 нм процесс в 2027 году

Компания Intel сообщила о своих планах по внедрению техпроцесса 10A, эквивалента 1 нанометру, к концу 2027 года.

Этот анонс был сделан в ходе конференции IFS Direct Connect. Было отмечено, что он придёт на смену техпроцессу 14A, который будет доступен в 2026 году, при этом 10A предложит значительные усовершенствование в технологии производства.

Также в 2027 Intel планирует масштабировать процесс 14A, привлекая для этого машины high-NA-EUV от ASML. Они должны обеспечить уменьшение размеров транзисторов и более точное их размещение. Эта версия технологии будет называться 14A-E.

Буква «A» в названии технологии, без сомнения, означает не только переход на ангстремы в измерении размеров транзисторов, но и прозрачно намекает, что Intel собирается быть в технологическом авангарде. Конкретных деталей об этих процесс пока не называлось. Было сказано лишь об их высокой энергоэффективности и производительности, то, что мы и так слышим на каждом технологическом рывке.

Когда остановится масштабирование SRAM или кэш в техпроцессе TSMC 3 нм

Как известно, компания TSMC начала производство микросхем по 3 нм нормам. Этот техпроцесс включает все последние достижения науки, однако он же стал предвестником больших проблем дальнейшего развития.

Дело в том, что по данным самой TSMC, плотность кэш-памяти SRAM в новой технологии 3NE будет точно такой же, как и у 5 нм предшественника.

Более совершенная версия 3NB является более нишевой, и она уже будет иметь некоторое масштабирование SRAM, правда, всего на 5% по сравнению с 5 нм. При этом транзисторы в ядрах будут уменьшены в традиционные 1,6—1,7 раза, хотя этот процесс весьма сложен и эти цифры говорят о Законе Мура весьма приближённо.

Проблема заключается в том, что уменьшить размер процессора, не уменьшая физический размер кэша — невозможно. Процессор настолько большой, насколько большой у него кэш. Место на кристалле, занятое кэшем, не может быть использовано под размещение логики, а учитывая рост числа логических транзисторов производителям микросхем нужно продолжать наращивать размер кэша, чтобы избежать узкого места, связанного с памятью.

И размер транзисторов, с каждым производственным поколением, продолжает сокращаться, а вот компенсировать увеличение кэша за счёт уменьшения SRAM — не удаётся. И именно этот процесс может стать началом конца Закона Мура.

TSMC резко повышает стоимость производства

Полупроводниковое производство требует больших инвестиций и постоянных улучшений, процесс разработки тянется долгие годы. Неудивительно, что, на фоне мировой инфляции, компания TSMC готовится поднять стоимость микросхем.

Сайт DigiTimes сообщает, что блины, которые будут изготовлены по 3 нм нормам, обойдутся заказчикам в 20 000 долларов, на 25% дороже, чем по 5 нм технологии. Что касается процесса 5 нм, то такие блины будут стоить 16 000 долларов, а 7 нм — 10 000 долларов.

20 000 долларов за один блин с микросхемами — это рекордная цена. Однако «TSMC вкладывает огромные средства в развитие, и прикладывает все силы, чтобы клиенты имели доступ к лучшим технологиям в мире».

Сейчас технологические гиганты вроде Apple, AMD и NVIDIA бронируют производство для своих самых современных микросхем. А учитывая, что цена производства вырастет на 25%, нас ожидает заметное подорожание всей электроники.

Intel представила технологическую дорожную карту до 2025 года

Компании Intel явно нужно было что-то делать с наименованием технологических процессов. Долгие годы мы наблюдали за технологией 14 нм с бесконечными плюсами, теперь же мы видим 10 нм и свежепредставленную 10 нм Enhanced SuperFin.

Очевидно, чтобы снизить путаницу и представить себя в лучшем свете, компания решила переходить на новые имена.

Отныне, вместо Enhanced SuperFin, компания будет производить микросхемы по технологии Intel 7. Эта технология, с виртуальным размером элементов 7 нм, позволит увеличить соотношение производительность к ватту на 10—15% по сравнению с 10 нм, обеспечит оптимизацию транзисторов FinFET. Эти микросхемы уже находятся в массовом производстве и на потребительском рынке появятся под именем Alder Lake.

Новые брендовые имена техпроцессов Intel

После представления CPU по технологии Intel 7 в этом году, компания перейдёт к Intel 4, которую раньше компания называла 7 нм процессом. Эта технология даст 20% прирост производительности на ватт, будет полноценно использовать экстремальную ультрафиолетовую литографию и будет реализована в процессорах Meteor Lake для потребителей и Granite Rapids для ЦОД.

Инновации в сфере производства микросхем

Следующим этапом станет Intel 3, с 18% приростом производительность на ватт по сравнению с Intel 4, а также с библиотекой Denser HP, увеличенными внутренними токами, сниженным сопротивлением, увеличенным использованием EUV. Процессоры, изготовленные по процессу Intel 3 появятся во второй половине 2023 года.

Демонстрация технологий RibbonFET и PowerVia

Следующим этапом станет Intel 20A. 20A означает условные 20 ангстрем, то есть 2 нм. Эта технология будет использовать архитектуру транзисторов RibbonFET, которые заменят FinFET, а также позволит использовать новую технологию связей PowerVia. Технология PowerVia будет доступна в 2024 году, в то время как RibbonFET появится в I квартале 2024 года.

Далее компания планирует выпустить технологию Intel 18A, которая «в разработке на начало 2025 года».

TSMC видит высокий спрос на N3

Лидер в области производства микросхем, компания TSMC, уже массово производит маломощные чипы по технологии N5. Её модификацией станет N4, однако уже на следующий технологический этап, N3, у компании есть множество заказов.

Технология N3 позволит поднять производительность на 10—15%. При этом массовое производство по технологии с элементами 3 нм начнётся во второй половине 2022 года. Этот основанный на FinFET процесс обещает заметный прорыв, по сравнению с N5 первого поколения. Он не только обеспечит прирост производительности в 10—15%, но и снизит энергопотребление на 25—30% при той же скорости. Плотность транзисторов увеличится в 1,7 раза, а памяти SRAM в 1,2 раза. Плотность аналоговых устройств возрастёт в 1,1 раза.

TSMC

Спрос на эту технологию будет крайне высоким. Компания ожидает, что по этому процессу будет произведено вдвое больше микросхем, чем по N5.

Следующий шаг, N2, станет самым значим прорывом в производстве микросхем за последние годы. В этом процессе TSMC откажется от FinFET в пользу нанолистовой технологии. По словам компании, нанолистовые транзисторы имеют на 15% меньше Vt-вариаций, что «очень хорошо», по сравнению с FinFET.

Также говоря о 2 нм технологии, компания сообщила, где будет находится это предприятие. Его построят в тайваньском Синьчжу. Называться предприятие будет Fab 20. Пока же возведение завода находится на этапе приобретения земли.

IBM заявила о готовности 2 нм технологии

Компания IBM объявила об очередном технологическом достижении, представив миру первый чип, изготовленный по технологии 2 нм.

Как и следует ожидать, новая технология обеспечит множество преимуществ в энергоэффективности и производительности, что характерно для переходов на новые более тонкие техпроцессы.

Процессор IBM, изготовленный по 2 нм нормам, может вмещать до 50 миллиардов транзисторов и обеспечивает на 45% большую производительность и на 75% меньшее энергопотребление, чем современны 7 нм чипы.

Экспериментальные 2 нм процессоры IBM

Главные преимущества 2 нм технологии названы самой IBM:

  • Продление автономной работы смартфонов в 4 раза, зарядка будет требоваться раз в 4 дня.
  • Уменьшение углеродного следа центров обработки данных, которые потребляют 1% энергии, производимой в мире. Оснащение этих серверов 2 нм чипами позволит заметно снизить эту величину.
  • Разительное ускорение функционирования ноутбуков, от более быстрой обработки приложений до языковых переводов и более быстрого подключения к Интернету.
  • Более быстрое выявление объектов и реакции в системах беспилотных автомобилей.

Примечательно, что ранее IBM также самой первой в мире представляла 7 нм и 5 нм технологии. Таким образом, компания продолжила свою лидерскую тенденцию и с 2 нм процессом.

2 нм могут оказаться невыгодными

В ходе мероприятия группы Synopsys, прошедшего в Санта Кларе, Калифорния, прозвучали слова сомнения о возможности перехода полупроводниковой промышленности на 2 нм нормы производства в будущем, поскольку этот переход вряд ли будет экономически целесообразным.

Конечно, инженеры видят способы уменьшения транзисторов до 5 нм, 3 нм и даже 2 нм, но некоторые сомневаются в коммерческой эффективности этих переходов. Пока об этом говорить слишком рано, но повышение сложности и рост затрат на всё уменьшающиеся чипы может означать, что даже 5 нм процесс окажется экономически нецелесообразным.

Дорожная карта уменьшения размеров транзисторов в микросхемах

«Прирост производительности в 16%, полученный при переходе на 10 нм, теряется при переходе на 7 нм по причине сопротивления в металлических дорожках. Энергосбережение, возросшее на 30% при 10 нм, при переходе на 7 нм возрастёт на 10—20%, а площадь кристалла, уменьшившаяся на 37% при 10 нм сократится на 20—30% с переходом на 7 нм», — заявил Пол Пензес, старший директор технологической команды Qualcomm.

«Площадь по-прежнему уменьшается на хорошую двухзначную величину, но скрытые затраты возрастают, означая, что реальные преимущества в стоимости и прочие улучшения начинают снижаться… И не ясно, что останется на 5 нм», — добавил Пензес, допустив, что 5 нм процесс может стать единственным улучшением после 7 нм.

Техпроцессы микросхем перестанут уменьшаться в 2024 году

Согласно недавно опубликованному исследованию, размеры элементов интегральных схем перестанут уменьшаться примерно в 2024 году.

Так, согласно дорожной карте устройств и систем, Roadmap for Devices and Systems (IRDS), производители микросхем смогут достичь размеров элементов в 4 или 3 нм, после чего нельзя будет физически уменьшить размеры элементов.

«Снижение стоимость кристалла продолжалось за счёт постоянного масштабирования транзисторов, проводников и высот ячеек. Этот процесс, скорее всего, продолжится до 2024 года», — такой прогноз освещён в диаграмме IRDS.

После этого «не останется места для размещения контактов, а также будет снижаться производительность, как результат масштабирования контактирующих транзисторов. Ожидается, что физические каналы будут насыщаться на длине 12 нм в связи с ухудшением электростатики, в то время как контакты будут насыщены на длине 24 нм… что является приемлемым паразитным фактором».

Также, согласно опубликованному исследованию, технология FinFET достигнет своих пределов через пару лет, поэтому уже в 2019 году ожидается переход на технологию окружающего затвора, Gate-all-around (GAA), в то же время возможен переход к вертикальным нанопроводникам. После чего будет необходимо осуществить переход на 3D стеки и монолитную 3D конструкцию. Она будет необходима для продолжения прогрессирования в области производительности, энергоэффективности и затрат.

Стоит отметить, что информация о прекращении Закона Мура и невозможности дальнейшего уменьшения размера элементов проходит каждые несколько лет, и каждый раз физики-теоретики достают из рукава новые квантовые эффекты, а их коллеги на производстве учатся их использовать.

Китай готовится конкурировать с FinFET

Китайские производители микросхем игнорируют технологию FinFET, вместо этого разрабатывая процесс Fully Depleted Silicon-on-Insulator (FD-SOI), который также называется Ultra-Thin Body (UTB).

По информации DigiTimes Research такой подход поведёт их по другому пути развития, отличному от Intel и TSMC.

Технология UTB использует меньшее прямое и рабочее напряжение, а также обеспечивает лучшее энергосбережение. Кроме того, она требует меньших операционных затрат, чем FinFET. Надо отметить, что технологией заинтересована не только китайская HH Grace Semiconductor, но и Globalfoundries, Samsung и STMicroelectronics.

Обобщённый доход в лагере UTB окажется меньшим, чем отмеченный TSMC, однако производители по технологии UTB обладают меньшими заказами на чипы со средней и низкой ценой, и не могут сравняться с объёмами продаж процесса FinFET, что ставит перед UTB отчётливые цели.

Аналитики также отмечают, что поставщики чипов, выпускающие дорогие и высокопроизводительные чипы, хотят изготавливать свои процессоры на заводах с технологией FinFET.

Seagate обещает выпустить в апреле винчестер на 6 ТБ

В ходе селекторного совещания с инвесторами и финансовыми аналитиками, представители компании Seagate Technology пообещали выпустить жёсткий диск объёмом 6 ТБ в самом начале второго квартала. При этом компания ничего не сказала о характеристиках нового продукта, лишь отметив, что он будет предназначен для промышленного использования.

В настоящее время накопители объёмом 6 ТБ форм-фактором 3,5” изготавливает исключительно HGST, принадлежащая Western Digital Corp. Эти диски основаны на платформе HelioSealed, что означат, что корпус накопителя заполнен гелием, а это, в свою очередь, позволяет установить до 7 магнитных блинов в стандартный корпус.

Плотность гелия в семь раз меньше, чем воздуха, что позволило Hitachi увеличить ёмкость. Меньшая плотность означает заметно меньшее усилие, необходимое для вращения шпинделя, а значит, можно применить двигатель меньшей мощности и габаритов. Также меньшая плотность позволяет уменьшить размеры рычагов, держащих головки, а также габариты их приводов, что облегчает их позиционирование, повышая плотность хранения данных на каждом блине. Кроме того, менее плотная среда позволяет расположить в корпусе до семи магнитных пластин. Снижение необходимого усилия для сдвига головок и блинов также ведёт и к меньшим тепловым потерям, что означает более холодные и тихие винчестверы.

Компания Seagate планирует использовать 6 своих стандартных блинов ёмкостью 1 ТБ, в которых используется технология перпендикулярной магнитной записи — PMR. Переход на технологию SMR позволит компании ещё на четверть поднять плотность записи, что означает появление в скором будущем аналогичных винчестеров объёмом 7,5 ТБ. При этом неизвестно, будет ли Seagate использовать заполненные газом винчестеры, как его давний конкурент, или сохранит существующий техпроцесс сборки в сверхчистой воздушной среде.