Новости про производство

Теперь компания решила, что второе поколение 3 нм производственного процесса, который сейчас называется SF3, будет переименован в 2 нм SF2. Данный ребрендинг позволит южнокорейскому гиганту упростить номенклатуру своих техпроцессов и лучше конкурировать с заводами Intel, по крайней мере, визуально.

В то же время Intel уже в этом году запустит процесс 20A, технологию 2 нм класса. При этом Samsung уже уведомила заказчиков об изменениях наименования с SF3 на SF2. Компания уже пошла настолько далеко, что начала переподписывать договоры с заказчиками, которые ждут продукцию по нормам SF3.

Южнокорейская компания планирует запустить переименованный процесс SF2 во второй половине 2024 года. Технология будет использовать транзисторы с окружающим затвором GAA, которые Samsung называет Multi-Bridge-Channel Field Effect Transistors (MBCFET), и не предлагает подвод энергии с обратной стороны, что является важным преимуществом у Intel 20A.

Этот анонс был сделан в ходе конференции IFS Direct Connect. Было отмечено, что он придёт на смену техпроцессу 14A, который будет доступен в 2026 году, при этом 10A предложит значительные усовершенствование в технологии производства.

Также в 2027 Intel планирует масштабировать процесс 14A, привлекая для этого машины high-NA-EUV от ASML. Они должны обеспечить уменьшение размеров транзисторов и более точное их размещение. Эта версия технологии будет называться 14A-E.

Буква «A» в названии технологии, без сомнения, означает не только переход на ангстремы в измерении размеров транзисторов, но и прозрачно намекает, что Intel собирается быть в технологическом авангарде. Конкретных деталей об этих процесс пока не называлось. Было сказано лишь об их высокой энергоэффективности и производительности, то, что мы и так слышим на каждом технологическом рывке.

Эта технология от ведущей технологической компании Тайваня будет в первую очередь доступна для Apple. По всей видимости, процесс будет использован для новых процессоров Apple, которые найдут себе место в iPhone 17 Pro и устройствах Pro Max 2025 года. Нынешнее поколение 3 нм класса от TSMC продолжит использоваться для чипов устройств Apple в iPhone 16 Pro/Pro Max в течение всего следующего года.

Нынешние процессоры Apple A17 Pro и M3 лежат в основе смартфонов iPhone 15 Pro/Max и компьютеров Mac второй половины этого года, построены по технологии N3, которая обеспечивает 183 миллиона транзисторов на квадратный миллиметр. При этом у компании есть ещё две технологии этого класса: N3E с 215,6 Мтр/мм², которая только вышла в массовое производство, и N3P с 224 Мтр/мм², которая выйдет в 2024. Примечательно, что процесс N2 обеспечит 259 Мтр/мм², что характеризует N3P как промежуточный процесс производства.

Если эти слухи окажутся правдой, то это непременно скажется на всей индустрии. Причиной же задержки могут быть несколько факторов, включая архитектурный переход от FinFET к Gate-All-Around (GAA), а также возможные инженерные вызовы при уменьшении транзисторов до 2 нм. Как известно, TSMC является лидером рынка, однако она находится под постоянным прессингом конкурентов, так что потенциальная задержка позволит Samsung усилить свои позиции, тем более что корейский гигант уже перешёл на транзисторы GAA, начиная с 3 нм процесса.

Однако вполне возможно, что пока просто слишком рано задумываться о процессах, которые возможны только в 2025 году и позднее. Сама TSMC отрицает проблемы и готовится к пилотному выпуску 2 нм микросхем уже в 2024 году и массовому производству в 2025 году. Возможные задержки в реализации планов заставит заказчиков скорректировать свои стратегии развития или искать других поставщиков.

Компания отметила, что, в отличие от 16 Гб модулей, для производства которых использовалась технология Through Silicon Via (TSV), микросхемы объёмом 32 Гб не нуждается в ней. Тем не менее, энергопотребление у новых модулей на 10% меньше, чем у прошлого поколения. В результате эта память является хорошим решением для систем с высоким энергопотреблением, вроде промышленных центров обработки данных.

Новые микросхемы памяти DDR5 объёмом 32 Гб запланированы к массовому производству на конец этого года.

За последние годы Samsung Foundry потеряла ряд клиентов из-за высокого процента производственного брака и проблем с теплоотводом.

И вот теперь инвестиционная фирма Hi Investment & Securities опубликовала отчёт, согласно которому выход годной продукции по 4 нм процессу Samsung Foundry превысил уровень 75%. У TSMC этот уровень составляет 80%. В то же время при производстве по 3 нм нормам у корейской компании дела идут лучше. Так, выход годной продукции у Samsung составляет 60%, в то время как у TSMC — 55%. Это значит, что Samsung добилась лучших результатов и большей эффективности производства, что может позволить ей вернуть клиентов, потерянных на этапах лидерства 4 нм и 5 нм технологий.

NVIDIA и Qualcomm сообщают, что рассматривают вариант возвращения к Samsung на второе поколение 3 нм процесса (SF3), в основном из-за того, что производственные мощности TSMC выкуплены Apple. Кроме того, чипы TSMC, которые будут производиться на заводах в Японии и США, будут на 15—30% дороже тайваньских, что также подталкивает заказчиков к смене подрядчика.

Согласно плану, компании объединят интеллектуальную собственность Arm и производственный процесс 18A от Intel Foundry Services (IFS) для максимизации производительности, снижения энергопотребления и оптимизации размеров ядер будущих SoC. Изначально фокус делается на мобильных чипах с последующим расширением сотрудничества на SoC для автомобилей, аэрокосмической отрасли, центров обработки данных, интернета вещей и правительственных задач.

IFS и Arm совместно разработают референсный дизайн мобильных чипов, продемонстрировав ПО и системные знания для будущих заказчиков производства. Вместе они оптимизируют платформы, приложения и кремниевые пакеты, повысив роль концепции открытых производств Intel.

Поскольку Intel строит множество новых заводов по всему миру, где будут изготавливаться микросхемы на заказ, такой шаг имеет также крайне важное значение для будущей диверсификации производства микропроцессоров.

В 2021 году компания Intel объявила о программе IDM 2.0, изменив подходы к производству чипов. Подавляющее большинство процессоров по-прежнему изготавливается самой Intel, однако некоторая часть уже заказана на стороне, у TSMC. И на будущее у Intel есть контракт с TSMC на выпуск процессоров Arrow Lake по нормам 3 нм.

Первые чипы Arrow Lake должны были появиться в III квартале 2024 года, но по сообщениям DigiTimes, теперь планы иные. Производство 3 нм процессоров перенесено на IV квартал, а значит в продаже эти процессоры появятся не раньше начала 2025 года.

Аренда была оформлена на дочернее предприятие Fulian Precision. Договор подписан на срок до 2057 года, а его целью названо соответствие «операционным нуждам и расширение объёмов производства».

Считается, что на заводе будет работать более тридцати тысяч человек, производя Apple Watch и MacBook'и. Территория станет хабом для других технологических компаний и Foxconn уже занимается производством iPad и AirPod вблизи этого участка.

Пока Tame Apple Press утверждает, что данный шаг позволит Foxconn избежать проблем с ограничениями производства из-за постоянных ковидных локдаунов в Китае, это слабо похоже на правду, ведь ограничения по причине COVID-19 всегда были синхронны в Китае и Вьетнаме. Наиболее вероятной же причиной переноса производства стало беспокойство Apple и Foxconn из-за усиливающегося торгового и санкционного противостояния между Китаем и США.

Дело в том, что по данным самой TSMC, плотность кэш-памяти SRAM в новой технологии 3NE будет точно такой же, как и у 5 нм предшественника.

Более совершенная версия 3NB является более нишевой, и она уже будет иметь некоторое масштабирование SRAM, правда, всего на 5% по сравнению с 5 нм. При этом транзисторы в ядрах будут уменьшены в традиционные 1,6—1,7 раза, хотя этот процесс весьма сложен и эти цифры говорят о Законе Мура весьма приближённо.

Проблема заключается в том, что уменьшить размер процессора, не уменьшая физический размер кэша — невозможно. Процессор настолько большой, насколько большой у него кэш. Место на кристалле, занятое кэшем, не может быть использовано под размещение логики, а учитывая рост числа логических транзисторов производителям микросхем нужно продолжать наращивать размер кэша, чтобы избежать узкого места, связанного с памятью.

И размер транзисторов, с каждым производственным поколением, продолжает сокращаться, а вот компенсировать увеличение кэша за счёт уменьшения SRAM — не удаётся. И именно этот процесс может стать началом конца Закона Мура.