Новости про 5 нм, микросхемы и производство

Причиной этого роста называется необходимость накопления средств для открытия нового завода в Пхентаке, где будут выпускаться микросхемы по технологиям 5 нм и 4 нм, что необходимо для сохранения конкуренции с TSMC, продукция которой находится в дефиците.

Учитывая, что Samsung уже подписала договоры с рядом своих клиентов, повышение цены не должно сказаться на продукции для графических плат и других изделий, уже находящихся в производстве. Однако при необходимости заключения нового контракта, клиент будет вынужден заплатить и новую цену. Будем надеется, что у NVIDIA достаточно долгосрочный договор, и это подорожание её не коснётся.

Согласно информации, опубликованной Business Korea, компания Samsung снова испытывает проблемы с наладкой 5 нм процесса. Ранее сообщалось, что внедрение 5 нм технологии южнокорейским гигантом продвигается медленно, но было неясно, насколько всё плохо и удалось ли компании решить проблемы.

По информации прессы, технология 5 нм от Samsung страдает низким качеством продукции. Выпуск годных микросхем составляет 50%. Это значит, что каждый второй выпущенный чип является бракованным. И это очень плохо.

Обычно технология считается готовой для массового производства, когда доля годной продукции достигает 95%. При меньших величинах прибыльность такого производства резко падает. Компания Samsung запускает процесс 5 нм на заводе V1 Line, расположенном в Хвасоне. Для производства используется оборудование с ультрафиолетовой литографией, и несмотря на упорную работу инженеров результаты качества не превышают 50%.

Будем надеяться, что корейские специалисты найдут выход из сложившейся ситуации, это очень важно на фоне продолжающегося кризиса полупроводниковой продукции. Иначе нас ждёт очередное усиление дефицита.

Однако позднее в этом году Apple представит новый iPhone, возможно и появление новых SoC для компьютеров. Также этим процессом хотят воспользоваться AMD и Qualcomm, у которых также будут объёмные заказы. Всё это вынуждает TSMC подготовиться.

Китайская аналитическая компания China Renaissance Securities сделала прогноз, согласно которому тайваньский производитель удвоит свои мощности по технологии N5 и родственным (включая N5, N5P и N4) до 120 000 блинов в месяц. В отчёте сообщается, что большая часть капитальных затрат TSMC в этом году была направлена на подготовку для масштабирования производства.

Следующим техпроцессом TSMC, который будет использоваться длительное время, станет N3. Рисковое производство по этой технологии должно начаться уже в этом году. Массовое же производство по этой технологии стоит ожидать лишь во второй половине 2022 года. Вполне возможно, что Apple сможет использовать технологию TSMC N3 для выпуска процессоров для iPhone 14.

Современные микросхемы очень сложно уменьшать, поэтому переход на более тонкие техпроцессы занимает много времени. Однако промышленность требует увеличения числа транзисторов в чипе, и в TSMC придумали как удвоить их количество, применив стеки. Многослойные конструкции давно используются в микросхемах памяти, но только теперь TSMC стала готова предложить эту технологию для всех типов чипов.

Технология, созданная в партнёрстве с Cadence Design Systems, основана на существующих техниках чип-на-пластине-на подложке (Chip-on-Wafer-on-Substrate — CoWoS) и интегрированного разветвления (Integrated Fan-Out — InFO). По сути, технология WoW заключается в изготовлении двух обычных пластин микросхем, которые производятся перевёрнутыми, так, что сверху и снизу оказывается подложка. Затем традиционные пластины связываются сквозными проводниками по технологии through-silicon via (TSV), образуя пакеты.

Кроме технологии WoW в компании также подтвердили, что в этом году она будет готова выпустить усовершенствованный 7 нм процесс, в то время как 7 нм технология первого поколения будет доступна для массового производства. В следующем же году TSMC готовится выпустить 5 нм микросхемы.

Конечно, инженеры видят способы уменьшения транзисторов до 5 нм, 3 нм и даже 2 нм, но некоторые сомневаются в коммерческой эффективности этих переходов. Пока об этом говорить слишком рано, но повышение сложности и рост затрат на всё уменьшающиеся чипы может означать, что даже 5 нм процесс окажется экономически нецелесообразным.

«Прирост производительности в 16%, полученный при переходе на 10 нм, теряется при переходе на 7 нм по причине сопротивления в металлических дорожках. Энергосбережение, возросшее на 30% при 10 нм, при переходе на 7 нм возрастёт на 10—20%, а площадь кристалла, уменьшившаяся на 37% при 10 нм сократится на 20—30% с переходом на 7 нм», — заявил Пол Пензес, старший директор технологической команды Qualcomm.

«Площадь по-прежнему уменьшается на хорошую двухзначную величину, но скрытые затраты возрастают, означая, что реальные преимущества в стоимости и прочие улучшения начинают снижаться… И не ясно, что останется на 5 нм», — добавил Пензес, допустив, что 5 нм процесс может стать единственным улучшением после 7 нм.